mirror of
https://github.com/fail0verflow/switch-linux.git
synced 2025-05-04 02:34:21 -04:00
79 lines
2.4 KiB
C
79 lines
2.4 KiB
C
/*
|
|
* Copyright (c) 2010 Google, Inc
|
|
* Copyright (c) 2014 NVIDIA Corporation
|
|
*
|
|
* Author:
|
|
* Colin Cross <ccross@google.com>
|
|
*
|
|
* This software is licensed under the terms of the GNU General Public
|
|
* License version 2, as published by the Free Software Foundation, and
|
|
* may be copied, distributed, and modified under those terms.
|
|
*
|
|
* This program is distributed in the hope that it will be useful
|
|
* but WITHOUT ANY WARRANTY; without even the implied warranty of
|
|
* MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
|
|
* GNU General Public License for more details.
|
|
*
|
|
*/
|
|
|
|
#ifndef _DT_BINDINGS_SOC_TEGRA_PMC_H
|
|
#define _DT_BINDINGS_SOC_TEGRA_PMC_H
|
|
|
|
#define TEGRA_IO_PAD_AUDIO 0
|
|
#define TEGRA_IO_PAD_AUDIO_HV 1
|
|
#define TEGRA_IO_PAD_BB 2
|
|
#define TEGRA_IO_PAD_CAM 3
|
|
#define TEGRA_IO_PAD_COMP 4
|
|
#define TEGRA_IO_PAD_CONN 5
|
|
#define TEGRA_IO_PAD_CSIA 6
|
|
#define TEGRA_IO_PAD_CSIB 7
|
|
#define TEGRA_IO_PAD_CSIC 8
|
|
#define TEGRA_IO_PAD_CSID 9
|
|
#define TEGRA_IO_PAD_CSIE 10
|
|
#define TEGRA_IO_PAD_CSIF 11
|
|
#define TEGRA_IO_PAD_DBG 12
|
|
#define TEGRA_IO_PAD_DEBUG_NONAO 13
|
|
#define TEGRA_IO_PAD_DMIC 14
|
|
#define TEGRA_IO_PAD_DMIC_HV 15
|
|
#define TEGRA_IO_PAD_DP 16
|
|
#define TEGRA_IO_PAD_DSI 17
|
|
#define TEGRA_IO_PAD_DSIB 18
|
|
#define TEGRA_IO_PAD_DSIC 19
|
|
#define TEGRA_IO_PAD_DSID 20
|
|
#define TEGRA_IO_PAD_EDP 21
|
|
#define TEGRA_IO_PAD_EMMC 22
|
|
#define TEGRA_IO_PAD_EMMC2 23
|
|
#define TEGRA_IO_PAD_GPIO 24
|
|
#define TEGRA_IO_PAD_HDMI 25
|
|
#define TEGRA_IO_PAD_HDMI_DP0 26
|
|
#define TEGRA_IO_PAD_HDMI_DP1 27
|
|
#define TEGRA_IO_PAD_HSIC 28
|
|
#define TEGRA_IO_PAD_HV 29
|
|
#define TEGRA_IO_PAD_LVDS 30
|
|
#define TEGRA_IO_PAD_MIPI_BIAS 31
|
|
#define TEGRA_IO_PAD_NAND 32
|
|
#define TEGRA_IO_PAD_PEX_BIAS 33
|
|
#define TEGRA_IO_PAD_PEX_CLK_BIAS 34
|
|
#define TEGRA_IO_PAD_PEX_CLK1 35
|
|
#define TEGRA_IO_PAD_PEX_CLK2 36
|
|
#define TEGRA_IO_PAD_PEX_CLK3 37
|
|
#define TEGRA_IO_PAD_PEX_CNTRL 38
|
|
#define TEGRA_IO_PAD_SDMMC1 39
|
|
#define TEGRA_IO_PAD_SDMMC1_HV 40
|
|
#define TEGRA_IO_PAD_SDMMC2 41
|
|
#define TEGRA_IO_PAD_SDMMC2_HV 42
|
|
#define TEGRA_IO_PAD_SDMMC3 43
|
|
#define TEGRA_IO_PAD_SDMMC3_HV 44
|
|
#define TEGRA_IO_PAD_SDMMC4 45
|
|
#define TEGRA_IO_PAD_SPI 46
|
|
#define TEGRA_IO_PAD_SPI_HV 47
|
|
#define TEGRA_IO_PAD_SYS_DDC 48
|
|
#define TEGRA_IO_PAD_UART 49
|
|
#define TEGRA_IO_PAD_UFS 50
|
|
#define TEGRA_IO_PAD_USB0 51
|
|
#define TEGRA_IO_PAD_USB1 52
|
|
#define TEGRA_IO_PAD_USB2 53
|
|
#define TEGRA_IO_PAD_USB3 54
|
|
#define TEGRA_IO_PAD_USB_BIAS 55
|
|
|
|
#endif /* _DT_BINDINGS_SOC_TEGRA_PMC_H */
|